// This file is automatically generated, DO NOT modify. `timescale 1 ps/ 1 ps module fpga_boot ( GPIO1_0, GPIO1_1, GPIO1_2, GPIO1_3, GPIO1_4, GPIO1_5, GPIO1_6, GPIO1_7, GPIO2_0, GPIO2_1, GPIO2_2, GPIO2_3, GPIO2_4, GPIO2_5, GPIO2_6, GPIO2_7, GPIO3_0, GPIO3_1, GPIO3_2, GPIO3_3, GPIO3_4, GPIO6_0, GPIO6_2, GPIO6_4, GPIO6_6, GPIO9_0, GPIO9_1, GPIO9_2, GPIO9_3, GPIO9_4, GPIO9_5, GPIO9_6, GPIO9_7, PIN_HSE, PIN_HSI, PIN_OSC, SIM_CLK, SIM_IO, SIM_IO_12, SIM_IO_13, SIM_IO_14, SIM_IO_15, UART4_UARTRXD, UART4_UARTTXD, uart14_rx, uart14_tx, uart15_rx, uart15_tx ); output GPIO1_0; output GPIO1_1; output GPIO1_2; output GPIO1_3; output GPIO1_4; output GPIO1_5; output GPIO1_6; output GPIO1_7; output GPIO2_0; output GPIO2_1; output GPIO2_2; output GPIO2_3; output GPIO2_4; output GPIO2_5; output GPIO2_6; output GPIO2_7; input GPIO3_0; input GPIO3_1; input GPIO3_2; input GPIO3_3; input GPIO3_4; output GPIO6_0; output GPIO6_2; output GPIO6_4; inout GPIO6_6; output GPIO9_0; inout GPIO9_1; output GPIO9_2; output GPIO9_3; output GPIO9_4; output GPIO9_5; output GPIO9_6; output GPIO9_7; input PIN_HSE; input PIN_HSI; input PIN_OSC; output SIM_CLK; inout [11:0] SIM_IO; inout SIM_IO_12; inout SIM_IO_13; inout SIM_IO_14; inout SIM_IO_15; input UART4_UARTRXD; output UART4_UARTTXD; input uart14_rx; output uart14_tx; input uart15_rx; output uart15_tx; // GPIO6_4, GPIO6_4 wire PIN_1_out_en; wire PIN_1_out_data; assign GPIO6_4 = PIN_1_out_en ? PIN_1_out_data : 1'bz; // GPIO2_2, GPIO2_2 wire PIN_15_out_en; wire PIN_15_out_data; assign GPIO2_2 = PIN_15_out_en ? PIN_15_out_data : 1'bz; // GPIO2_6, GPIO2_6 wire PIN_17_out_en; wire PIN_17_out_data; assign GPIO2_6 = PIN_17_out_en ? PIN_17_out_data : 1'bz; // GPIO2_1, GPIO2_1 wire PIN_23_out_en; wire PIN_23_out_data; assign GPIO2_1 = PIN_23_out_en ? PIN_23_out_data : 1'bz; // GPIO2_5, GPIO2_5 wire PIN_25_out_en; wire PIN_25_out_data; assign GPIO2_5 = PIN_25_out_en ? PIN_25_out_data : 1'bz; // GPIO2_0, GPIO2_0 wire PIN_29_out_en; wire PIN_29_out_data; assign GPIO2_0 = PIN_29_out_en ? PIN_29_out_data : 1'bz; // GPIO2_3, GPIO2_3 wire PIN_3_out_en; wire PIN_3_out_data; assign GPIO2_3 = PIN_3_out_en ? PIN_3_out_data : 1'bz; // GPIO2_4, GPIO2_4 wire PIN_31_out_en; wire PIN_31_out_data; assign GPIO2_4 = PIN_31_out_en ? PIN_31_out_data : 1'bz; // GPIO3_4, GPIO3_4 assign PIN_32_in = GPIO3_4; // GPIO3_3, GPIO3_3 assign PIN_33_in = GPIO3_3; // GPIO9_5, GPIO9_5 wire PIN_34_out_en; wire PIN_34_out_data; assign GPIO9_5 = PIN_34_out_en ? PIN_34_out_data : 1'bz; // GPIO3_2, GPIO3_2 assign PIN_35_in = GPIO3_2; // UART4_UARTTXD, GPIO8_6 wire PIN_36_out_en; wire PIN_36_out_data; assign UART4_UARTTXD = PIN_36_out_en ? PIN_36_out_data : 1'bz; // UART4_UARTRXD, GPIO7_1 assign PIN_38_in = UART4_UARTRXD; // GPIO9_4, GPIO9_4 wire PIN_39_out_en; wire PIN_39_out_data; assign GPIO9_4 = PIN_39_out_en ? PIN_39_out_data : 1'bz; // GPIO9_2, GPIO9_2 wire PIN_46_out_en; wire PIN_46_out_data; assign GPIO9_2 = PIN_46_out_en ? PIN_46_out_data : 1'bz; // GPIO9_0, GPIO9_0 wire PIN_47_out_en; wire PIN_47_out_data; assign GPIO9_0 = PIN_47_out_en ? PIN_47_out_data : 1'bz; // GPIO9_1, GPIO9_1 assign PIN_48_in = GPIO9_1; wire PIN_48_out_en; wire PIN_48_out_data; assign GPIO9_1 = PIN_48_out_en ? PIN_48_out_data : 1'bz; // GPIO2_7, GPIO2_7 wire PIN_5_out_en; wire PIN_5_out_data; assign GPIO2_7 = PIN_5_out_en ? PIN_5_out_data : 1'bz; // GPIO6_0, GPIO6_0 wire PIN_51_out_en; wire PIN_51_out_data; assign GPIO6_0 = PIN_51_out_en ? PIN_51_out_data : 1'bz; // GPIO6_2, GPIO6_2 wire PIN_52_out_en; wire PIN_52_out_data; assign GPIO6_2 = PIN_52_out_en ? PIN_52_out_data : 1'bz; // GPIO9_7, GPIO9_7 wire PIN_70_out_en; wire PIN_70_out_data; assign GPIO9_7 = PIN_70_out_en ? PIN_70_out_data : 1'bz; // GPIO9_6, GPIO9_6 wire PIN_71_out_en; wire PIN_71_out_data; assign GPIO9_6 = PIN_71_out_en ? PIN_71_out_data : 1'bz; // GPIO1_0, GPIO1_0 wire PIN_78_out_en; wire PIN_78_out_data; assign GPIO1_0 = PIN_78_out_en ? PIN_78_out_data : 1'bz; // GPIO1_4, GPIO1_4 wire PIN_80_out_en; wire PIN_80_out_data; assign GPIO1_4 = PIN_80_out_en ? PIN_80_out_data : 1'bz; // GPIO1_1, GPIO1_1 wire PIN_82_out_en; wire PIN_82_out_data; assign GPIO1_1 = PIN_82_out_en ? PIN_82_out_data : 1'bz; // GPIO1_5, GPIO1_5 wire PIN_84_out_en; wire PIN_84_out_data; assign GPIO1_5 = PIN_84_out_en ? PIN_84_out_data : 1'bz; // GPIO1_2, GPIO1_2 wire PIN_87_out_en; wire PIN_87_out_data; assign GPIO1_2 = PIN_87_out_en ? PIN_87_out_data : 1'bz; // GPIO1_6, GPIO1_6 wire PIN_89_out_en; wire PIN_89_out_data; assign GPIO1_6 = PIN_89_out_en ? PIN_89_out_data : 1'bz; // GPIO1_3, GPIO1_3 wire PIN_91_out_en; wire PIN_91_out_data; assign GPIO1_3 = PIN_91_out_en ? PIN_91_out_data : 1'bz; // GPIO1_7, GPIO1_7 wire PIN_93_out_en; wire PIN_93_out_data; assign GPIO1_7 = PIN_93_out_en ? PIN_93_out_data : 1'bz; // GPIO3_0, GPIO3_0 assign PIN_95_in = GPIO3_0; // GPIO9_3, GPIO9_3 wire PIN_96_out_en; wire PIN_96_out_data; assign GPIO9_3 = PIN_96_out_en ? PIN_96_out_data : 1'bz; // GPIO3_1, GPIO3_1 assign PIN_97_in = GPIO3_1; // GPIO6_6, GPIO6_6 assign PIN_98_in = GPIO6_6; wire PIN_98_out_en; wire PIN_98_out_data; assign GPIO6_6 = PIN_98_out_en ? PIN_98_out_data : 1'bz; // PIN_HSE assign PIN_HSE_in = PIN_HSE; // PIN_HSI assign PIN_HSI_in = PIN_HSI; // PIN_OSC assign PIN_OSC_in = PIN_OSC; wire sys_gck; wire [4:0] PLL_CLKOUT; (* keep = 1 *) wire PLL_ENABLE; (* keep = 1 *) wire PLL_LOCK; (* keep = 1 *) wire sys_resetn; (* keep = 1 *) wire sys_ctrl_stop; (* keep = 1 *) wire [1:0] sys_ctrl_clkSource; `ifdef ALTA_SYN alta_pllve pll_inst ( .clkin(PIN_HSE_in), .pfden(1'b1), .resetn(PLL_ENABLE), .phasecounterselect(3'b0), .phaseupdown(1'b0), .phasestep(1'b0), .phasedone(), .scanclk(1'b0), .scanclkena(1'b0), .scandata(1'b0), .scandataout(), .scandone(), .configupdate(1'b0), .clkfb(pll_clkfb), .clkfbout(pll_clkfb), .clkout0(PLL_CLKOUT[0]), .clkout1(PLL_CLKOUT[1]), .clkout2(PLL_CLKOUT[2]), .clkout3(PLL_CLKOUT[3]), .clkout4(PLL_CLKOUT[4]), .lock (PLL_LOCK)); defparam pll_inst.CLKIN_FREQ = "8.0"; defparam pll_inst.CLKIN_HIGH = 8'd0; defparam pll_inst.CLKIN_LOW = 8'd0; defparam pll_inst.CLKIN_TRIM = 1'b0; defparam pll_inst.CLKIN_BYPASS = 1'b0; defparam pll_inst.CLKFB_HIGH = 8'd59; defparam pll_inst.CLKFB_LOW = 8'd59; defparam pll_inst.CLKFB_TRIM = 1'b0; defparam pll_inst.CLKFB_BYPASS = 1'b0; defparam pll_inst.CLKDIV0_EN = 1'b1; defparam pll_inst.CLKDIV1_EN = 1'b0; defparam pll_inst.CLKDIV2_EN = 1'b0; defparam pll_inst.CLKDIV3_EN = 1'b1; defparam pll_inst.CLKDIV4_EN = 1'b0; defparam pll_inst.CLKOUT0_HIGH = 8'd0; defparam pll_inst.CLKOUT0_LOW = 8'd0; defparam pll_inst.CLKOUT0_TRIM = 1'b0; defparam pll_inst.CLKOUT0_BYPASS = 1'b0; defparam pll_inst.CLKOUT0_DEL = 8'd0; defparam pll_inst.CLKOUT0_PHASE = 3'd0; defparam pll_inst.CLKOUT1_HIGH = 8'd255; defparam pll_inst.CLKOUT1_LOW = 8'd255; defparam pll_inst.CLKOUT1_TRIM = 1'b0; defparam pll_inst.CLKOUT1_BYPASS = 1'b0; defparam pll_inst.CLKOUT1_DEL = 8'd0; defparam pll_inst.CLKOUT1_PHASE = 3'd0; defparam pll_inst.CLKOUT2_HIGH = 8'd255; defparam pll_inst.CLKOUT2_LOW = 8'd255; defparam pll_inst.CLKOUT2_TRIM = 1'b0; defparam pll_inst.CLKOUT2_BYPASS = 1'b0; defparam pll_inst.CLKOUT2_DEL = 8'd0; defparam pll_inst.CLKOUT2_PHASE = 3'd0; defparam pll_inst.CLKOUT3_HIGH = 8'd1; defparam pll_inst.CLKOUT3_LOW = 8'd1; defparam pll_inst.CLKOUT3_TRIM = 1'b0; defparam pll_inst.CLKOUT3_BYPASS = 1'b0; defparam pll_inst.CLKOUT3_DEL = 8'd0; defparam pll_inst.CLKOUT3_PHASE = 3'd0; defparam pll_inst.CLKOUT4_HIGH = 8'd255; defparam pll_inst.CLKOUT4_LOW = 8'd255; defparam pll_inst.CLKOUT4_TRIM = 1'b0; defparam pll_inst.CLKOUT4_BYPASS = 1'b0; defparam pll_inst.CLKOUT4_DEL = 8'd0; defparam pll_inst.CLKOUT4_PHASE = 3'd0; defparam pll_inst.FEEDBACK_MODE = 3'b100; defparam pll_inst.CLKOUT1_CASCADE = 1'b0; defparam pll_inst.CLKOUT2_CASCADE = 1'b0; defparam pll_inst.CLKOUT3_CASCADE = 1'b0; defparam pll_inst.CLKOUT4_CASCADE = 1'b0; defparam pll_inst.FBDELAY_VAL = 3'b100; defparam pll_inst.VCO_POST_DIV = 1'b1; `else altpll pll_inst ( .areset(!PLL_ENABLE), .inclk ({1'b0, PIN_HSE_in}), .clk (PLL_CLKOUT), .locked(PLL_LOCK)); defparam pll_inst.bandwidth_type = "AUTO"; defparam pll_inst.clk0_divide_by = 4; defparam pll_inst.clk0_multiply_by = 120; defparam pll_inst.clk0_phase_shift = "0"; defparam pll_inst.clk1_divide_by = 4; defparam pll_inst.clk1_multiply_by = 120; defparam pll_inst.clk1_phase_shift = "0"; defparam pll_inst.clk2_divide_by = 4; defparam pll_inst.clk2_multiply_by = 120; defparam pll_inst.clk2_phase_shift = "0"; defparam pll_inst.clk3_divide_by = 8; defparam pll_inst.clk3_multiply_by = 120; defparam pll_inst.clk3_phase_shift = "0"; defparam pll_inst.clk4_divide_by = 4; defparam pll_inst.clk4_multiply_by = 120; defparam pll_inst.clk4_phase_shift = "0"; defparam pll_inst.compensate_clock = "CLK0"; defparam pll_inst.inclk0_input_frequency = 125000; defparam pll_inst.lpm_type = "altpll"; defparam pll_inst.operation_mode = "NORMAL"; defparam pll_inst.pll_type = "AUTO"; defparam pll_inst.intended_device_family = "Cyclone IV E"; defparam pll_inst.port_areset = "PORT_USED"; defparam pll_inst.port_inclk0 = "PORT_USED"; defparam pll_inst.port_locked = "PORT_USED"; defparam pll_inst.port_clk0 = "PORT_USED"; defparam pll_inst.port_clk1 = "PORT_UNUSED"; defparam pll_inst.port_clk2 = "PORT_UNUSED"; defparam pll_inst.port_clk3 = "PORT_USED"; defparam pll_inst.port_clk4 = "PORT_UNUSED"; defparam pll_inst.width_clock = 5; defparam pll_inst.width_phasecounterselect = 3; `endif assign usb0_xcvr_clk = 1'b1; `ifdef ALTA_SYN alta_gclkgen \PLL_CLKOUT[3]_gclkgen ( .clkin(PLL_CLKOUT[3]), .ena(1'b1), .clkout(bus_clk_gclkgen) ); alta_io_gclk \bus_clk_gclk ( .inclk(bus_clk_gclkgen), .outclk(bus_clk) ); `else cycloneive_clkctrl #( .clock_type ("Global Clock"), .ena_register_mode("falling edge") ) \bus_clk_gclk ( .clkselect(2'b00), .ena(1'b1), .inclk({3'b0, PLL_CLKOUT[3]}), .outclk(bus_clk) ); `endif // Location: BBOX_X22_Y4_N0 FIXED_COORD alta_gclksw gclksw_inst ( .resetn(sys_resetn), .ena (1'b1), .clkin0(PIN_HSI_in), .clkin1(PIN_HSE_in), .clkin2(PLL_CLKOUT[0]), .clkin3(), .select(sys_ctrl_clkSource), .clkout(sys_clk)); `ifdef ALTA_SYN (* keep = 1 *) alta_gclkgen gclksw_gen ( .clkin (sys_clk), .ena (1'b1), .clkout(sys_gck0)); // Location: CLKCTRL_G5 FIXED_COORD (* keep = 1 *) alta_io_gclk gclksw_gclk ( .inclk (sys_gck0), .outclk(sys_gck)); `else assign sys_gck = sys_clk; `endif wire [1:0] mem_ahb_htrans; wire mem_ahb_hready; wire mem_ahb_hwrite; wire [31:0] mem_ahb_haddr; wire [2:0] mem_ahb_hsize; wire [2:0] mem_ahb_hburst; wire [31:0] mem_ahb_hwdata; wire mem_ahb_hreadyout; wire mem_ahb_hresp; wire [31:0] mem_ahb_hrdata; wire slave_ahb_hsel; wire slave_ahb_hready; wire slave_ahb_hreadyout; wire [1:0] slave_ahb_htrans; wire [2:0] slave_ahb_hsize; wire [2:0] slave_ahb_hburst; wire slave_ahb_hwrite; wire [31:0] slave_ahb_haddr; wire [31:0] slave_ahb_hwdata; wire slave_ahb_hresp; wire [31:0] slave_ahb_hrdata; wire [3:0] ext_dma_DMACBREQ; wire [3:0] ext_dma_DMACLBREQ; wire [3:0] ext_dma_DMACSREQ; wire [3:0] ext_dma_DMACLSREQ; wire [3:0] ext_dma_DMACCLR; wire [3:0] ext_dma_DMACTC; wire [3:0] local_int; boot_ip macro_inst( .SIM_CLK (SIM_CLK ), .SIM_IO ({SIM_IO[11], SIM_IO[10], SIM_IO[9], SIM_IO[8], SIM_IO[7], SIM_IO[6], SIM_IO[5], SIM_IO[4], SIM_IO[3], SIM_IO[2], SIM_IO[1], SIM_IO[0]}), .SIM_IO_12 (SIM_IO_12 ), .SIM_IO_13 (SIM_IO_13 ), .SIM_IO_14 (SIM_IO_14 ), .SIM_IO_15 (SIM_IO_15 ), .uart14_rx (uart14_rx ), .uart14_tx (uart14_tx ), .uart15_rx (uart15_rx ), .uart15_tx (uart15_tx ), .gpio_int_g0_in ({gpio_int_g0_in__5__, gpio_int_g0_in__4__, gpio_int_g0_in__3__, gpio_int_g0_in__2__, gpio_int_g0_in__1__, gpio_int_g0_in__0__} ), .gpio_int_g1_in ({gpio_int_g1_in__5__, gpio_int_g1_in__4__, gpio_int_g1_in__3__, gpio_int_g1_in__2__, gpio_int_g1_in__1__, gpio_int_g1_in__0__} ), .rxd_12_ip_in (rxd_12_ip_in ), .rxd_13_ip_in (rxd_13_ip_in ), .rxd_14_ip_in (rxd_14_ip_in ), .rxd_15_ip_in (rxd_15_ip_in ), .txd_12_ip_out_data (txd_12_ip_out_data ), .txd_12_ip_out_en (txd_12_ip_out_en ), .txd_13_ip_out_data (txd_13_ip_out_data ), .txd_13_ip_out_en (txd_13_ip_out_en ), .txd_14_ip_out_data (txd_14_ip_out_data ), .txd_14_ip_out_en (txd_14_ip_out_en ), .txd_15_ip_out_data (txd_15_ip_out_data ), .txd_15_ip_out_en (txd_15_ip_out_en ), .txen_12_ip_out_data(txen_12_ip_out_data ), .txen_12_ip_out_en (txen_12_ip_out_en ), .txen_13_ip_out_data(txen_13_ip_out_data ), .txen_13_ip_out_en (txen_13_ip_out_en ), .txen_14_ip_out_data(txen_14_ip_out_data ), .txen_14_ip_out_en (txen_14_ip_out_en ), .txen_15_ip_out_data(txen_15_ip_out_data ), .txen_15_ip_out_en (txen_15_ip_out_en ), .sys_clock (sys_gck ), .bus_clock (bus_clk ), .resetn (sys_resetn ), .stop (sys_ctrl_stop ), .mem_ahb_htrans (mem_ahb_htrans ), .mem_ahb_hready (mem_ahb_hready ), .mem_ahb_hwrite (mem_ahb_hwrite ), .mem_ahb_haddr (mem_ahb_haddr ), .mem_ahb_hsize (mem_ahb_hsize ), .mem_ahb_hburst (mem_ahb_hburst ), .mem_ahb_hwdata (mem_ahb_hwdata ), .mem_ahb_hreadyout (mem_ahb_hreadyout ), .mem_ahb_hresp (mem_ahb_hresp ), .mem_ahb_hrdata (mem_ahb_hrdata ), .slave_ahb_hsel (slave_ahb_hsel ), .slave_ahb_hready (slave_ahb_hready ), .slave_ahb_hreadyout(slave_ahb_hreadyout ), .slave_ahb_htrans (slave_ahb_htrans ), .slave_ahb_hsize (slave_ahb_hsize ), .slave_ahb_hburst (slave_ahb_hburst ), .slave_ahb_hwrite (slave_ahb_hwrite ), .slave_ahb_haddr (slave_ahb_haddr ), .slave_ahb_hwdata (slave_ahb_hwdata ), .slave_ahb_hresp (slave_ahb_hresp ), .slave_ahb_hrdata (slave_ahb_hrdata ), .ext_dma_DMACBREQ (ext_dma_DMACBREQ ), .ext_dma_DMACLBREQ (ext_dma_DMACLBREQ ), .ext_dma_DMACSREQ (ext_dma_DMACSREQ ), .ext_dma_DMACLSREQ (ext_dma_DMACLSREQ ), .ext_dma_DMACCLR (ext_dma_DMACCLR ), .ext_dma_DMACTC (ext_dma_DMACTC ), .local_int (local_int ) ); wire [7:0] gpio0_io_out_data; wire [7:0] gpio0_io_out_en; wire [7:0] gpio0_io_in = {1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}; (* keep = 1 *) wire [7:0] gpio1_io_out_data; (* keep = 1 *) wire [7:0] gpio1_io_out_en; assign PIN_78_out_data = gpio1_io_out_data[0]; assign PIN_78_out_en = gpio1_io_out_en[0]; assign PIN_82_out_data = gpio1_io_out_data[1]; assign PIN_82_out_en = gpio1_io_out_en[1]; assign PIN_87_out_data = gpio1_io_out_data[2]; assign PIN_87_out_en = gpio1_io_out_en[2]; assign PIN_91_out_data = gpio1_io_out_data[3]; assign PIN_91_out_en = gpio1_io_out_en[3]; assign PIN_80_out_data = gpio1_io_out_data[4]; assign PIN_80_out_en = gpio1_io_out_en[4]; assign PIN_84_out_data = gpio1_io_out_data[5]; assign PIN_84_out_en = gpio1_io_out_en[5]; assign PIN_89_out_data = gpio1_io_out_data[6]; assign PIN_89_out_en = gpio1_io_out_en[6]; assign PIN_93_out_data = gpio1_io_out_data[7]; assign PIN_93_out_en = gpio1_io_out_en[7]; wire [7:0] gpio1_io_in = {1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}; (* keep = 1 *) wire [7:0] gpio2_io_out_data; (* keep = 1 *) wire [7:0] gpio2_io_out_en; assign PIN_29_out_data = gpio2_io_out_data[0]; assign PIN_29_out_en = gpio2_io_out_en[0]; assign PIN_23_out_data = gpio2_io_out_data[1]; assign PIN_23_out_en = gpio2_io_out_en[1]; assign PIN_15_out_data = gpio2_io_out_data[2]; assign PIN_15_out_en = gpio2_io_out_en[2]; assign PIN_3_out_data = gpio2_io_out_data[3]; assign PIN_3_out_en = gpio2_io_out_en[3]; assign PIN_31_out_data = gpio2_io_out_data[4]; assign PIN_31_out_en = gpio2_io_out_en[4]; assign PIN_25_out_data = gpio2_io_out_data[5]; assign PIN_25_out_en = gpio2_io_out_en[5]; assign PIN_17_out_data = gpio2_io_out_data[6]; assign PIN_17_out_en = gpio2_io_out_en[6]; assign PIN_5_out_data = gpio2_io_out_data[7]; assign PIN_5_out_en = gpio2_io_out_en[7]; wire [7:0] gpio2_io_in = {1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}; wire [7:0] gpio3_io_out_data; wire [7:0] gpio3_io_out_en; (* keep = 1 *) wire [7:0] gpio3_io_in = {1'b0, 1'b0, 1'b0, PIN_32_in, PIN_33_in, PIN_35_in, PIN_97_in, PIN_95_in}; wire [7:0] gpio4_io_out_data; wire [7:0] gpio4_io_out_en; (* keep = 1 *) wire [7:0] gpio4_io_in = {1'b0, 1'b0, gpio_int_g0_in__5__, gpio_int_g0_in__4__, gpio_int_g0_in__3__, gpio_int_g0_in__2__, gpio_int_g0_in__1__, gpio_int_g0_in__0__}; wire [7:0] gpio5_io_out_data; wire [7:0] gpio5_io_out_en; (* keep = 1 *) wire [7:0] gpio5_io_in = {1'b0, 1'b0, gpio_int_g1_in__5__, gpio_int_g1_in__4__, gpio_int_g1_in__3__, gpio_int_g1_in__2__, gpio_int_g1_in__1__, gpio_int_g1_in__0__}; (* keep = 1 *) wire [7:0] gpio6_io_out_data; (* keep = 1 *) wire [7:0] gpio6_io_out_en; assign PIN_51_out_data = gpio6_io_out_data[0]; assign PIN_51_out_en = gpio6_io_out_en[0]; assign PIN_52_out_data = gpio6_io_out_data[2]; assign PIN_52_out_en = gpio6_io_out_en[2]; assign PIN_1_out_data = gpio6_io_out_data[4]; assign PIN_1_out_en = gpio6_io_out_en[4]; assign PIN_98_out_data = gpio6_io_out_data[6]; assign PIN_98_out_en = gpio6_io_out_en[6]; (* keep = 1 *) wire [7:0] gpio6_io_in = {rxd_14_ip_in, PIN_98_in, rxd_13_ip_in, 1'b0, rxd_12_ip_in, 1'b0, rxd_15_ip_in, 1'b0}; (* keep = 1 *) wire [7:0] gpio7_io_out_data; (* keep = 1 *) wire [7:0] gpio7_io_out_en; assign txd_15_ip_out_data = gpio7_io_out_data[6]; assign txd_15_ip_out_en = gpio7_io_out_en[6]; (* keep = 1 *) wire [7:0] gpio7_io_in = {1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, PIN_38_in, 1'b0}; (* keep = 1 *) wire [7:0] gpio8_io_out_data; (* keep = 1 *) wire [7:0] gpio8_io_out_en; assign txd_12_ip_out_data = gpio8_io_out_data[0]; assign txd_12_ip_out_en = gpio8_io_out_en[0]; assign txen_12_ip_out_data = gpio8_io_out_data[1]; assign txen_12_ip_out_en = gpio8_io_out_en[1]; assign txd_13_ip_out_data = gpio8_io_out_data[2]; assign txd_13_ip_out_en = gpio8_io_out_en[2]; assign txen_13_ip_out_data = gpio8_io_out_data[3]; assign txen_13_ip_out_en = gpio8_io_out_en[3]; assign txd_14_ip_out_data = gpio8_io_out_data[4]; assign txd_14_ip_out_en = gpio8_io_out_en[4]; assign txen_14_ip_out_data = gpio8_io_out_data[5]; assign txen_14_ip_out_en = gpio8_io_out_en[5]; assign PIN_36_out_data = gpio8_io_out_data[6]; assign PIN_36_out_en = gpio8_io_out_en[6]; assign txen_15_ip_out_data = gpio8_io_out_data[7]; assign txen_15_ip_out_en = gpio8_io_out_en[7]; wire [7:0] gpio8_io_in = {1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}; (* keep = 1 *) wire [7:0] gpio9_io_out_data; (* keep = 1 *) wire [7:0] gpio9_io_out_en; assign PIN_47_out_data = gpio9_io_out_data[0]; assign PIN_47_out_en = gpio9_io_out_en[0]; assign PIN_48_out_data = gpio9_io_out_data[1]; assign PIN_48_out_en = gpio9_io_out_en[1]; assign PIN_46_out_data = gpio9_io_out_data[2]; assign PIN_46_out_en = gpio9_io_out_en[2]; assign PIN_96_out_data = gpio9_io_out_data[3]; assign PIN_96_out_en = gpio9_io_out_en[3]; assign PIN_39_out_data = gpio9_io_out_data[4]; assign PIN_39_out_en = gpio9_io_out_en[4]; assign PIN_34_out_data = gpio9_io_out_data[5]; assign PIN_34_out_en = gpio9_io_out_en[5]; assign PIN_71_out_data = gpio9_io_out_data[6]; assign PIN_71_out_en = gpio9_io_out_en[6]; assign PIN_70_out_data = gpio9_io_out_data[7]; assign PIN_70_out_en = gpio9_io_out_en[7]; (* keep = 1 *) wire [7:0] gpio9_io_in = {1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, PIN_48_in, 1'b0}; alta_rv32 rv32( .sys_clk (sys_clk ), .sys_ctrl_stop (sys_ctrl_stop ), .sys_ctrl_clkSource (sys_ctrl_clkSource ), .resetn_out (sys_resetn ), .sys_ctrl_pllEnable (PLL_ENABLE ), .sys_ctrl_pllReady (PLL_LOCK ), .ext_resetn (1'b1 ), .test_mode (2'b0 ), .usb0_xcvr_clk (usb0_xcvr_clk ), .usb0_id (1'b1 ), .sys_ctrl_hseEnable ( ), .sys_ctrl_hseBypass ( ), .sys_ctrl_sleep ( ), .sys_ctrl_standby ( ), .dmactive ( ), .swj_JTAGNSW ( ), .swj_JTAGSTATE ( ), .swj_JTAGIR ( ), .ext_int ({1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0, 1'b0}), .mem_ahb_htrans (mem_ahb_htrans ), .mem_ahb_hready (mem_ahb_hready ), .mem_ahb_hwrite (mem_ahb_hwrite ), .mem_ahb_haddr (mem_ahb_haddr ), .mem_ahb_hsize (mem_ahb_hsize ), .mem_ahb_hburst (mem_ahb_hburst ), .mem_ahb_hwdata (mem_ahb_hwdata ), .mem_ahb_hreadyout (mem_ahb_hreadyout ), .mem_ahb_hresp (mem_ahb_hresp ), .mem_ahb_hrdata (mem_ahb_hrdata ), .slave_ahb_hsel (slave_ahb_hsel ), .slave_ahb_hready (slave_ahb_hready ), .slave_ahb_hreadyout(slave_ahb_hreadyout ), .slave_ahb_htrans (slave_ahb_htrans ), .slave_ahb_hsize (slave_ahb_hsize ), .slave_ahb_hburst (slave_ahb_hburst ), .slave_ahb_hwrite (slave_ahb_hwrite ), .slave_ahb_haddr (slave_ahb_haddr ), .slave_ahb_hwdata (slave_ahb_hwdata ), .slave_ahb_hresp (slave_ahb_hresp ), .slave_ahb_hrdata (slave_ahb_hrdata ), .ext_dma_DMACBREQ (ext_dma_DMACBREQ ), .ext_dma_DMACLBREQ (ext_dma_DMACLBREQ ), .ext_dma_DMACSREQ (ext_dma_DMACSREQ ), .ext_dma_DMACLSREQ (ext_dma_DMACLSREQ ), .ext_dma_DMACCLR (ext_dma_DMACCLR ), .ext_dma_DMACTC (ext_dma_DMACTC ), .local_int (local_int ), .gpio0_io_in (gpio0_io_in ), .gpio0_io_out_data (gpio0_io_out_data ), .gpio0_io_out_en (gpio0_io_out_en ), .gpio1_io_in (gpio1_io_in ), .gpio1_io_out_data (gpio1_io_out_data ), .gpio1_io_out_en (gpio1_io_out_en ), .gpio2_io_in (gpio2_io_in ), .gpio2_io_out_data (gpio2_io_out_data ), .gpio2_io_out_en (gpio2_io_out_en ), .gpio3_io_in (gpio3_io_in ), .gpio3_io_out_data (gpio3_io_out_data ), .gpio3_io_out_en (gpio3_io_out_en ), .gpio4_io_in (gpio4_io_in ), .gpio4_io_out_data (gpio4_io_out_data ), .gpio4_io_out_en (gpio4_io_out_en ), .gpio5_io_in (gpio5_io_in ), .gpio5_io_out_data (gpio5_io_out_data ), .gpio5_io_out_en (gpio5_io_out_en ), .gpio6_io_in (gpio6_io_in ), .gpio6_io_out_data (gpio6_io_out_data ), .gpio6_io_out_en (gpio6_io_out_en ), .gpio7_io_in (gpio7_io_in ), .gpio7_io_out_data (gpio7_io_out_data ), .gpio7_io_out_en (gpio7_io_out_en ), .gpio8_io_in (gpio8_io_in ), .gpio8_io_out_data (gpio8_io_out_data ), .gpio8_io_out_en (gpio8_io_out_en ), .gpio9_io_in (gpio9_io_in ), .gpio9_io_out_data (gpio9_io_out_data ), .gpio9_io_out_en (gpio9_io_out_en ) ); endmodule